온보드 다중 카메라: FPGA/MPSoC가 엣지에서 실시간 AI 추론을 구동하는 방법
라인 위 카메라 4대를 중앙 서버로 모두 보내면 대역폭도 못 따라가고 지연도 못 줄인다. 캡처·전처리·추론을 보드 위에서 끝내고 결과만 보내는 엣지 온보드 AI 구조를 PS/PL 역할로 나눠 풀고, 대역폭 예산과 모델 배치 경로를 정리한다.
라인 위 카메라 4대를 중앙 서버로 모두 보내면 대역폭도 못 따라가고 지연도 못 줄인다. 캡처·전처리·추론을 보드 위에서 끝내고 결과만 보내는 엣지 온보드 AI 구조를 PS/PL 역할로 나눠 풀고, 대역폭 예산과 모델 배치 경로를 정리한다.
기존 설계가 Xilinx Zynq-7000(XC7Z020)을 쓴다면, 국산 HWD7Z020 탑재 PBC7Z020G/021G로 이전할 때 PS 소프트웨어·PL 로직·부트와 BSP 세 레이어에서 실제로 무엇이 바뀌고 무엇이 재사용되는지 분해한다.
고속 ADC, 레이더 빔, 영상 스트림이 한곳에 모이면 구리 케이블은 수 미터에서 한계고 PCIe는 섀시를 못 나선다. FPGA의 GTX/GTH로 SFP+/QSFP를 직접 구동하고 MAC·IP/UDP를 온칩 오프로드하는 10G/25G 백홀을 계산한다.
128채널 컬러 초음파 프로브는 채당 12-bit 40 MS/s ADC로 샘플링해 초당 약 7.7 GB/s의 원시 데이터를 만든다. FPGA 안에서 빔포밍과 검파까지 끝내고 압축된 영상 데이터만 호스트로 넘기는 체인을 단계별로 분해한다.
랩에서 잘 돌던 FPGA 보드가 공장 바닥에서 멈춘다—온도 드리프트, 커넥터 풀림, EMC 실패다. 산업용 등급의 열 구배 설계, 진동 보강, EMC 차폐와 생존하는 보드 고르는 법을 분해한다.
PCIe가 가끔 끊기고, JESD204B가 록되지 않고, 영상 링크가 흔들린다—원인은 RTL이 아니라 클록 설계인 경우가 많다. 지터 버짓 계산법과 클록 트리 설계, 흔한 함정을 정리한다.
SDR의 핵심은 RF 신호를 최대한 일찍 디지털화하고 신호 처리를 FPGA에 맡기는 것이다. 안테나→LNA→혼합→ADC→FPGA의 광대역 체인에서 순시 대역폭과 FPGA 자원 요건을 계산한다.
FPGA 선택은 새 칩이 아니라 예산에 맞는 의사결정이다. 로직 리소스·트랜시버·가격 세 축으로 프로젝트 요구를 매핑하는 결정 매트릭스와 실제 보드 선택 기준을 제시한다.
1080p 카메라 4채널을 4K로 스티칭하는 뒤에는 입력·DDR 프레임 버퍼·스케일링·출력의 4단 대역폭 장부가 있다. 픽셀 클록부터 계산해 어떤 보드가 맞는지 짚는다.
생산라인 불량 검사에서 카메라 픽셀부터 리젝션 신호까지, FPGA가 반드시 필요한 지점을 짚는다. 전체 데이터 흐름의 대역폭 예산, 비전 파이프라인에서의 네 가지 역할, 전통 알고리즘과 딥러닝의 실시간 한계 비교, PCB 납조 AOI 실증 사례까지 정리한다.