10G/25G 광 백홀: GTX/GTH 라이트 레이트 설계와 UDP 오프로드
고속 ADC, 레이더 빔, 영상 스트림이 한곳에 모이면 구리 케이블은 수 미터에서 한계고 PCIe는 섀시를 못 나선다. FPGA의 GTX/GTH로 SFP+/QSFP를 직접 구동하고 MAC·IP/UDP를 온칩 오프로드하는 10G/25G 백홀을 계산한다.
고속 ADC, 레이더 빔, 영상 스트림이 한곳에 모이면 구리 케이블은 수 미터에서 한계고 PCIe는 섀시를 못 나선다. FPGA의 GTX/GTH로 SFP+/QSFP를 직접 구동하고 MAC·IP/UDP를 온칩 오프로드하는 10G/25G 백홀을 계산한다.
PCIe가 가끔 끊기고, JESD204B가 록되지 않고, 영상 링크가 흔들린다—원인은 RTL이 아니라 클록 설계인 경우가 많다. 지터 버짓 계산법과 클록 트리 설계, 흔한 함정을 정리한다.
FPGA 보드는 I/O가 항상 모자라다. FMC(VITA 57) 캐리어+메자닌 생태계로 카드만 바꿔 인터페이스를 바꾸는 방법, LPC vs HPC, 핀 예산과 대표 메자닌 구성을 정리한다.
PCIe 대역폭은 데이터시트 숫자보다 복잡하다—원대역폭·인코딩 오버헤드·프로토콜 오버헤드·DMA 효율·DDR 병목이 각각 16 GB/s를 갉아먹는다. Gen3 x4/x8/x16을 DDR·DMA 매칭까지 단계별로 풀고 순대역폭 추정법을 제시한다.
기존에 Xilinx XC7K325T를 썼다면 중국산 JFM7K325T로 바로 바꿀 수 있을까? 코드는 얼마나 바꿔야 하고, PCB를 재설계해야 하며, 성능 손실은 얼마인가. JFM7 시리즈와 AMD/Xilinx 7시리즈의 주요 모델 3조를 나란히 놓고 '핀투핀 대체'가 실제로 어디까지 성립하는지 풀어 본다.