FPGA 클록 트리와 지터 버짓: 고속 링크가 계속 실패하는 이유
PCIe가 가끔 끊기고, JESD204B가 록되지 않고, 영상 링크가 흔들린다—원인은 RTL이 아니라 클록 설계인 경우가 많다. 지터 버짓 계산법과 클록 트리 설계, 흔한 함정을 정리한다.
PCIe가 가끔 끊기고, JESD204B가 록되지 않고, 영상 링크가 흔들린다—원인은 RTL이 아니라 클록 설계인 경우가 많다. 지터 버짓 계산법과 클록 트리 설계, 흔한 함정을 정리한다.
PCIe 대역폭은 데이터시트 숫자보다 복잡하다—원대역폭·인코딩 오버헤드·프로토콜 오버헤드·DMA 효율·DDR 병목이 각각 16 GB/s를 갉아먹는다. Gen3 x4/x8/x16을 DDR·DMA 매칭까지 단계별로 풀고 순대역폭 추정법을 제시한다.
오실로스코프, 디지타이저, 페이즈드 어레이 레이더, SDR, 고속 진동 모니터링의 핵심은 '고속 ADC 샘플링 → 데이터 패킹 → 호스트 전송'이다. 왜 이 단계에 MCU·DSP·CPU가 아니라 FPGA가 필요한지, FMC HPC와 PCIe x8이 왜 황금 조합인지 실제 250MSPS 수집 프로젝트로 풀어 본다.