실전 ZYNQ 국산 대체: Xilinx ZYNQ에서 PBC7Z020G/021G로 이전하면 무엇이 바뀌는가
중국 내 프로젝트에서 Zynq-7000 재고·리드타임·가격이 걱정된다면, PBC7Z020G/021G는 전기적·논리적 드롭인 대체재가 아니다. 이 글에서는 핀 패키지, PS 주변 장치, PL FPGA 리소스, HSDC 아날로그, 도구 체인, 가격, 실제 마이그레이션 순서를 2026년 현황으로 정리한다.
1. 시맨틱 오해부터 정리하자
<div class=”case”>
“PBC7Z020G를 사면 Zynq-7020 보드에 바로 꽂아 돌아간다”는 반은 맞고 반은 틀리다. 반드시 구분해야 한다:
- 핀 호환이 아니다: PBC7Z020G는 FCBGA484 패키지를 쓰지만 핀맵이 Xilinx XC7Z020과 완전히 같지 않다. 보드를 새로 레이아웃해야 하며, 기존 PCB를 도려내는 핀 교체는 불가능하다.
- 논리 호환이 아니다: HDL 코드는 다시 합성해야 한다. Xilinx 전용 IP(예: AXI VDMA, Zynq PS 하드 블록 자동 연결)는 FMSH 도구 체인에서 드롭인으로 동작하지 않는다.
- 아키텍처 호환이다: 듀얼 코어 ARM Cortex-A9 + FPGA 이종 아키텍처, AMBA AXI 연결, Linux OS 경험, 개발자가 알던 워크로드 분할 방식—이 개념은 이식 가능하고, 온보드 설계 경험의 대부분이 전이된다.
그래도 쓸 만한가?—장기 공급 안정성과 비용이 중요한 프로젝트에서, 보드 재설계·도구 전환의 한 번 엔지니어링 비용을 감수할 의향이 있다면 답은 예다. 그리고 핀 호환만 아니라는 점을 알고 들어가면 공수 예측이 안전하다.
2. 핵심 스펙 비교표
| 항목 | Xilinx XC7Z020 | FMSH PBC7Z020G | 마이그레이션 의미 |
|---|---|---|---|
| CPU | 듀얼 ARM Cortex-A9 @ 667 MHz | 듀얼 ARM Cortex-A9 @ 667 MHz | 코어 아키텍처 동일, SMP/Linux 경험 전이 가능 |
| FPGA 로직 | 85K LC, 220 DSP, 4.9 Mb BRAM | 85K LC, 220 DSP, 4.9 Mb BRAM | 리소스 근사치, 다시 합성해 주파수 마진 재검증 필요 |
| 패키지 | FCBGA484 / FCBGA676 | FCBGA484 (주요 등급) | 핀맵 상이, 재레이아웃 필요 |
| PS 주변 장치 | 2× GbE, USB OTG, SD/SDIO, UART, SPI, I2C, CAN, MIO | 대응 주변 장치 세트 (공급사 문서에서 핀맵 확인) | 개념은 동일, 디바이스 트리와 핀멀티플렉싱 설정 재작성 |
| HSDC 아날로그 | 총 88 개 채널 (ADC 2×1Msps × 40, DAC 1Msps × 40) | HSDC 아날로그 모듈 제공; 정확한 채널 수는 공급사 문서 참조 | 직접 연결 아날로그 경로—새 보드에서 아날로그 프론트엔드 회로 재검증 |
| 도구 체인 | Vivado + Vitis/PetaLinux | FMSH EDA (FMP?) | 완전히 별개 툴체인, 빌드 스크립트 재작성 |
| Linux 지원 | Xilinx 공식 BSP, U-Boot, 커널 | 공급사 BSP, 레시피 재작성 | 개념 동일, 커널 설정과 device tree 재작성 |
| 가격 | 최근 리드타임·프리미엄 상승 | 공급사 가격표 참조, 10%~30% 하락 사례 보고 | 장기 양산 프로젝트에 TCO 우위 |
</div class=”case”>
3. 아키텍처 호환의 실제 의미
아키텍처가 호환된다는 것은 다음이 그대로 이전된다는 뜻이다:
- 프로세싱 시스템(PS)과 FPGA(PL) 분할 관념: 인터럽트, DMA, AXI 고속 채널을 어디에 두고 소프트웨어를 어디에 둘지에 대한 설계 판단이 동일하게 적용된다.
- 임베디드 리눅스 워크플로: device tree, 커널 모듈, 루트 파일시스템, U-Boot—이 개념은 그대로 이전되며, 새 BSP는 패치 세트만 다를 뿐이다.
- AXI 기반 IP 설계 습관: AXI4-Stream, AXI4-Lite, AXI DMA—인터페이스 사고는 그대로 통한다. 다만 공급사 제공 IP와 직접 쓸 것의 차이를 재검토해야 한다.
반대로 드롭인이 안 되는 것은 다음을 가르쳐 준다: 핀 레벨, IP 레벨, 비트스트림 레벨 호환은 아니다. 즉, 재설계는 한 번이지만 그 비용은 지급할 만한 가치가 있다.
4. 실제 마이그레이션 순서 (단계별)
- 기존 아키텍처 명세 작성: 사용한 주변 장치, AXI 연결, 인터럽트, DDR 타이밍, 열 설계를 문서화.
- 공급사 문서 확보: PBC7Z020G 핀 구성, PS 주변 장치 매핑, HSDC 아날로그 사양, 도구 체인 안내를 공급사에서 직접 받아 비교표에 확정.
- 도구 체인 설치와 최소 부팅: FMSH EDA 툴체인 설치, 빈 프로젝트로 Linux 부팅—BSP 빌드와 부팅 순서가 작동하는지 먼저 확인.
- PL 로직 재합성: 기존 RTL/IP를 포트링크, Xilinx 전용 IP를 대체 구현으로 교체, 타이밍 클로저 재검증 (대부분 문제가 여기서 발생).
- 아날로그·HSDC 검증: 아날로그 프론트엔드가 핀맵과 일치하는지, ADC/DAC 캘리브레이션 공급사 툴로 수행.
- 장기 안정성 테스트: 고온·장시간 부하—새 보드, 새 실리콘, 새 도구 조합이므로 기존 인증을 자동 가정하지 말 것.
5. 누구에게 맞나, 누구에게 맞지 않나
PBC7Z020G가 맞는 경우:
- 중국 내 장기 양산 프로젝트, 공급 안정성 우선, 보드 재설계가 가능한 팀
- 가격 TCO에 민감, Xilinx 리드타임이 프로젝트 일정을 위협하는 경우
- 이미 FMSH 생태계(도구, 문서, FAE)와 협력 관계가 구축된 경우
PBC7Z020G가 맞지 않는 경우:
- 핀 드롭인 교체를 원하는 수리·유지보수 시나리오
- Xilinx 전용 IP를 대량으로 쓰고, 재설계 인력이 없는 단기 프로젝트
- 검증·인증 주기가 짧고, 재합성·재시험을 견딜 시간이 없는 경우
Zynq-7000 중국 대체는 핀 교체 사업이 아니라 아키텍처는 공유하고 물리 설계를 다시 하는 엔지니어링 사업이다. PBC7Z020G로 옮기면 듀얼 A9+FPGA 이종 구조의 모든 이점을 유지하지만, PCB, 툴체인, device tree, 타이밍 클로저는 새로 한다—한 번 제대로 계획하면, 장기 공급과 비용에서 확실한 이득을 가져온다.
