중국 FPGA 마이그레이션의 진짜 비용: Xilinx에서 FMSH/Pango로 가는 TCO 프레임워크

국산 대체는 “칩 하나 바꿔 끼우기”처럼 간단하지 않다. 많은 팀이 선택 단계에서는 단가와 로직 리소스만 비교하다가, 이전을 시작하고 나서야 툴체인, IP 코어, PCB 레이아웃, 엔지니어 학습 곡선까지 모두 다시 계산해야 한다는 걸 깨닫는다. 이 글에서는 마이그레이션의 모든 비용을 항목화한 TCO(Total Cost of Ownership) 프레임워크를 제시해, 이전을 해 말지를 판단하도록 돕는다.

1. 마이그레이션 비용을 네 개 블록으로 쪼개기

Xilinx 프로젝트를 중국 FPGA(FMSH JFM7 시리즈, Pango Titan3 / Kosmo-2 시리즈)로 이전하는 것은 단발성 지출이 아니라 네 개의 병행 라인이다:

비용 항목	내용	일반적 비중
툴체인 이전	Vivado 프로젝트 플로우, 제약 파일, IP 카탈로그, 타이밍 클로저	15%~25%
IP 코어 재작성	PCIe, DDR 컨트롤러, SerDes PHY 재구성	30%~40%
하드웨어 변경	BGA 패키지 차이, PCB 레이어 재설계, 전력 트리, 클로킹	15%~25%
인건비 & 검증	엔지니어 신규 툴체인 학습, 보드급 재검증, 타이밍 반복	20%~30%

각 항목을 분해해 보자.

2. 툴체인 이전: Vivado에서 국산 EDA로

Xilinx 프로젝트는 Vivado Design Suite를 쓴다. 이전 대응은 다음과 같이 매핑된다:

기존 플랫폼	국산 대상	도구	난이도
Xilinx Vivado	FMSH JFM7 시리즈	FMSH 자체 EDA	중간 — 유사한 프로젝트 구조, IP 라이브러리 재매핑 필요
Xilinx Vivado	Pango Titan3 / Kosmo-2	Pango Design Suite (PDS)	중하 — PDS UI가 Vivado와 유사, 제약 문법이 대부분 호환

실제로 바뀌는 것들

• 제약 파일: .xdc 포맷이 대부분 호환되지만, 핀 번호를 재매핑해야 한다(BGA 볼 맵이 다름).
• IP 카탈로그: Xilinx FIFO Generator, BRAM Controller, PCIe IP를 그대로 재사용할 수 없고, 국산 벤더의 대응 IP를 다시 인스턴스화해야 한다.
• 타이밍 클로저: 동일 스피드 그레이드에서도 국산 FPGA의 타이밍 마진이 보통 약간 빡빡하다. Xilinx에서 20% 마진이던 100 MHz 설계가 이전 후에는 5%~10%밖에 안 나와, 크리티컬 패스 최적화가 필요해진다.

비용 추정: 3~5인 FPGA 팀이 툴체인을 학습하는 데 약 2~4주가 필요하다. 인건비를 월 3만 위안으로 잡으면, 한시로 약 2만~5만 위안 수준이다.

3. IP 코어 재작성: 가장 비싼 블록

툴체인은 “다시 배우는” 것이고, IP 코어는 “다시 만드는” 것이다. 이것이 마이그레이션에서 가장 큰 비용 블록이다.

IP 종류	Xilinx 기본	국산 대응	재작성 부담
DDR 컨트롤러	MIG (DDR3/DDR4)	FMSH / Pango DDR PHY + 컨트롤러	높음: 타이밍, 캘리브레이션, 트레이닝 플로우가 다름
PCIe 하드 블록	Integrated Block for PCIe	FMSH PCIe Gen3 x8 / Pango PCIe Gen4 x8	중간: 설정 재조정, 열거 로직은 재사용 가능
SerDes (GTX/HSST/MGT)	7시리즈 GTX / UltraScale GTH	FMSH GTX / Pango HSST	높음: 기준 클록, 프리엠퍼시스, 이퀄라이제이션을 모두 재조정
FIFO / BRAM / DSP	Block RAM Generator / FIFO Generator	국산 벤더 대응 IP	낮음: 재생성, 로직 재사용 가능

IP 재작성이 왜 비쌀까? 고속 인터페이스 IP(DDR, PCIe, SerDes)는 “파라미터 하나 바꾸기” 수준이 아니라 보드급 신호 무결성이 걸려 있다. 기존 PCB 배선은 Xilinx 레퍼런스 설계에 맞춰 튜닝되어 있었는데, 국산 PHY로 바꾸면 아이 다이어그램을 다시 측정하고 이퀄라이제이션 파라미터를 다시 찾아 링크 트레이닝을 다시 돌려야 한다. 이 부분이 마이그레이션 프로젝트에서 가장 통제하기 어려운 구간인 경우가 많다.

비용 추정: PCIe Gen3 x8 + DDR4 + 다중 고속 트랜시버를 갖춘 프로젝트는 IP 재작성과 초기화에 보통 1.5~3개월이 필요하며, 인건비는 약 8만~15만 위안 수준이다.

4. 하드웨어 변경: PCB를 다시 그려야 하나

어느 국산 칩을 목표로 하느냐에 따라 달라진다:

• FMSH JFM7 시리즈 (Kintex-7 / Virtex-7과 핀 호환): BGA 핀 정의가 Xilinx 7시리즈와 높은 수준으로 호환한다. PCB를 핀투핀으로 교체할 수 있어—레이어 재설계가 필요 없고 칩 품번과 전력 네트만 바뀐다. 가장 비용이 낮은 이전 경로다.
• Pango Titan3 / Kosmo-2 (신규 아키텍처): BGA 패키지가 Xilinx와 비호환이다. PCB를 처음부터 다시 그려야 하며—전력 트리, 클록 분배, 고속 배선이 모두 신규 칩의 레퍼런스 설계를 따른다.

이전 경로	PCB 변경	하드웨어 비용 (일회성)
Xilinx Kintex-7 → FMSH JFM7K325T/K410T	핀투핀, 소규모 개정	1만~3만 위안 (PCB 제작 + 자재)
Xilinx Kintex-7 → Pango Titan3	신규 PCB	5만~10만 위안 (4~6레이어 재설계 + 2~3회 제작)
Xilinx ZYNQ → Pango Kosmo-2 SoPC	신규 PCB + ARM BSP 이식	8만~15만 위안 (소프트웨어 BSP 포함)

5. 인건비 TCO: “보드 비용”만 세지 말라

많은 팀이 선택 단계에서 칩 단가만 비교하고 인건비를 무시한다. 마이그레이션 프로젝트의 현실적인 TCO는 다음과 같다:

비용 항목	소규모 (단일 카드 / 프로토타입)	중규모 (제품급 보드)	대규모 (다보드 / 양산)
툴체인 학습	2~4주 / 2만~5만 위안	4~6주 / 5만~8만 위안	6~8주 / 8만~12만 위안
IP 코어 재작성	1개월 / 5만~8만 위안	2~3개월 / 10만~15만 위안	3~6개월 / 20만~40만 위안
PCB 변경	1만~3만 위안	5만~10만 위안	10만~20만 위안
보드 검증 & 반복	2~4주 / 2만~4만 위안	1~2개월 / 5만~10만 위안	2~3개월 / 15만~30만 위안
총 TCO	약 10만~20만 위안	약 25만~45만 위안	약 50만~100만 위안

이 숫자는 커 보이지만, 두 가지 배경 요인과 마주 봐야 한다:

• 칩 단가가 실제로 저렴하다: Xilinx Kintex-7 XC7K410T는 개당 약 3,000~4,000 위안; FMSH JFM7K410T는 약 1,500~2,000 위안. 물량이 많을수록 절감 폭이 커진다.
• 공급 안정성은 무형의 이득: Xilinx 칩은 수입 리드타임이 길고 할당 불확실성이 있지만, 국산 칩은 2~4주 내에 국내 조달이 가능하다. 이 비용은 정량화하기 어렵지만 양산 프로그램에는 결정적이다.

6. 마이그레이션이 가치 있을 때는

모든 프로젝트가 이전해야 하는 것은 아니다. 보통 세 가지 조건으로 판단한다:

1. 긴 프로젝트 라이프사이클 (2년 초과): 마이그레이션 비용은 일회성이며, 라이프사이클이 길고 물량이 많을수록 단가 절감이 이전 투자를 더 많이 상각한다.

2. 높은 공급 확실성 요구: 공급망 보안에 민감한 고신뢰 산업·의료·전력 분야는 마이그레이션의 무형 이득이 가장 크다.

3. 기존 설계가 7시리즈 (Kintex-7 / Artix-7): 7시리즈는 FMSH JFM7 호환 직결 부품이 있어 이전 경로가 가장 짧고 비용이 낮다. UltraScale+ / Versal에는 아직 성숙한 국산 대체재가 없으므로—억지로 이전하지 마라.

중국 FPGA 마이그레이션은 “싸냐 비싸냐”의 문제가 아니라, 일회성 투자가 물량과 공급 안정성으로 상각 가능한가의 문제다. 이전 여부를 결정하기 전에 TCO를 계산해 보라.

— Duyuuan 엔지니어링팀